- 保持时间违例，有什么好的解决办法 (1篇回复)
- uart与ddr3通信显示图像，原本一张图像分为了好几次显示，是什么原因啊 (0篇回复)
- 保持时间违例，有什么好的解决办法 (1篇回复)
- Xilinx有没有8*8mm以内体积，并且内部带adc转换器的fpga (0篇回复)
- 17.0版本里没有DDIO 这个IP核吗？ (0篇回复)
- vhdl和verilog的应用实例 (1篇回复)
- vhdl和verilog哪个好 (0篇回复)
- 资料分享：FIR数字滤波器的FPGA实现 (5篇回复)
- 有人做过fifo乒乓操作吗 (3篇回复)
- 亲们有对nandflash 比较熟悉的吗擦除显示全是坏块，然后就跳过了 (1篇回复)
- Veloce仿真环境下的SoC端到端硬件加速器功能验证 (1篇回复)
- 从 LTE 无线通信算法到 FPGA 原型实现：一套完整的 MATLAB & Simulink 工作流程 (2篇回复)
- 调用ip核进行128点的fft，输入数据是16位宽的有符号数，低三位是小数部分，那进行f... (0篇回复)
- microblaze软核的程序空间和内存空间，以及实际占用程序空间和内存空间，在哪个文... (0篇回复)
- 初学verilog必看 (2篇回复)
- VHDL入门学习-程序组成 (3篇回复)
- xilinx芯片器件原理图封装和PCB封装哪里可以找到呢？谢谢 (0篇回复)
- 什么是VHDL语言,有什么用? (1篇回复)
- vhdl和verilog的区别_vhdl和verilog哪个好？ (1篇回复)
- 各位大佬，请问跑个跑马灯的nios功耗是多少？ (0篇回复)
- 怎么把已有的逻辑约束到一个地方然后保持不动 (1篇回复)
- 请问ise怎么生成IP的example (0篇回复)
- ise中，跑完综合，在哪个报告中可以看时序是否违例，怎样看 (0篇回复)
- 我买的这款芯片是EP4CE6E22C8N，但是软件里面建工程时只有EP4CE6E22C8，可选这个型.. (0篇回复)
- 至芯科技——英特尔 Altera 卓业工程师基地 (1篇回复)
- 相位比较器 (0篇回复)
- 关于锁相环（PLL）必须要知道的事 (2篇回复)
- 企业实战 FPGA技能树 (2篇回复)
- 至芯科技 宣传册 (2篇回复)
- 分享：IC经典面试题100道 (4篇回复)
- 印制电路板电镀生产线的维护与保养 (1篇回复)
- VHDL语言优点 (3篇回复)
- VHDL语言简介 (1篇回复)
- 为什么ise中的Independent Clocks (RD_CLK, WR_CLK), Built-in FIFO，写使能一直为1， (0篇回复)
- 如果敏感列表里用的是always@(posedge clk or posedge rst),是否会出现程序跑飞的问题 (1篇回复)
- fft_real_out_int_n = source_real[9] ? (~source_real[9:0]+1) : source_real; (2篇回复)
- VHDL操作符 (1篇回复)
- VHDL学习笔记 (1篇回复)
- verilog中的可综合与不可综合 (2篇回复)
- 问下大家，有人会vivado时序约束吗 (0篇回复)
