- 基于FPGA可实现的VGA显示器实验 (6篇回复)
- 初级班实验资料 (3篇回复)
- 基于Verilog HDL代码设计实现的VGA实验 (4篇回复)
- Xilinx SDK中print()函数未打印显示数据 (0篇回复)
- 硬件设计基本原则 (1篇回复)
- 关于定点数的乘法和加法问题 (1篇回复)
- Verilog HDL模块 (3篇回复)
- Verilog语法的基本概念 (3篇回复)
- 基于FPGA可实现的uart实验 (3篇回复)
- verilog中阻塞的理解与例子 (5篇回复)
- 关于 一元约简运算符 非运算 (5篇回复)
- always block內省略else所代表的電路 (SOC) (Verilog) (5篇回复)
- 简谈 SDRAM的工作原理 (2篇回复)
- FPGA_xilinx生成mcs，下载flash问题解决方法 (2篇回复)
- SOC入门实验教材 (1篇回复)
- modelsim入门级教程 (2篇回复)
- EEPROM设计资料 (3篇回复)
- 按键控制流水灯实验 (2篇回复)
- 控制动态LED流水灯实验 (2篇回复)
- Verilog之PS2协议 (2篇回复)
- SOPC和FPGA意义和关系 (2篇回复)
- CPU MPU MCU SOC SOPC关系及区别 (2篇回复)
- FPGA编程方式 (0篇回复)
- FPGA的工作原理 (0篇回复)
- 简谈Altera和Xilinx的FPGA 区别 (12篇回复)
- 简谈SDR、DDR、QDR存储器的比较 (14篇回复)
- 奇分频实验 (0篇回复)
- SPI设计资料 (4篇回复)
- 华为_静态时序分析与逻辑设计 (2篇回复)
- 时序分析的基本概念 (0篇回复)
- FPGA的发展方向 (1篇回复)
- PWM实验设计资料 (1篇回复)
- 扩频通信设计资料 (3篇回复)
- VGA小谈 (1篇回复)
- BOOT ROM设计资料 (1篇回复)
- 简谈 python day06 (7篇回复)
- 简谈 python day05 (8篇回复)
- 简谈 python day04 (7篇回复)
- 简谈 python day02 (12篇回复)
- 简谈 python day03 (11篇回复)
