fpga_feixiang 发表于 2018-7-4 16:11:34

VHDLPORT端口说明

常用的端口类别：

IN（输入）： 仅允许数据流进入端口 用于 时钟输入、控制输入、单项数据输入。

OUT（输出）：仅允许数据流流出端口 用于终端计数一类的输出，不能用于反馈。

BUFFER（缓冲）：主要用于内部的反馈

INOUT（双向）： 也可以用于内部的反馈

lixirui 发表于 2018-8-13 17:46:19

VHDLPORT端口说明
页: [1]
查看完整版本: VHDLPORT端口说明