集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1134|回复: 1

VHDLPORT端口说明

[复制链接]
fpga_feixiang 发表于 2018-7-4 16:11:34 | 显示全部楼层 |阅读模式
常用的端口类别:

IN(输入): 仅允许数据流进入端口 用于 时钟输入、控制输入、单项数据输入。

OUT(输出):  仅允许数据流流出端口 用于终端计数一类的输出,不能用于反馈。

BUFFER(缓冲):主要用于内部的反馈

INOUT(双向): 也可以用于内部的反馈
lixirui 发表于 2018-8-13 17:46:19 | 显示全部楼层
VHDLPORT端口说明
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-2 00:03 , Processed in 0.060673 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表