fpga_feixiang 发表于 2018-11-8 17:13:31

Verilog中{}的应用

将花括号中罗列的数据依次拼接起来。

比如：d_out={d_in,~d_in+1'b1}；

即是将d_in的最高位和d_in的低7位取反加一拼接起来，拼接之后d_out为8位；

zhangyukun 发表于 2018-11-9 09:26:00

Verilog中{}的应用

Sunlife 发表于 2018-11-9 12:32:22

                  :)
页: [1]
查看完整版本: Verilog中{}的应用