切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › Verilog中{}的应用
返回列表 发新帖
查看: 1109|回复: 2

Verilog中{}的应用

[复制链接]
fpga_feixiang 发表于 2018-11-8 17:13:31 | 显示全部楼层 |阅读模式
将花括号中罗列的数据依次拼接起来。

比如：d_out={d_in[7],~d_in[6:0]+1'b1}；

即是将d_in的最高位和d_in的低7位取反加一拼接起来，拼接之后d_out为8位；
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
zhangyukun 发表于 2018-11-9 09:26:00 | 显示全部楼层
Verilog中{}的应用
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

Sunlife 发表于 2018-11-9 12:32:22 | 显示全部楼层
                  
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-1 15:31 , Processed in 0.108273 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表