CPLD
发表于 2011-6-10 05:29:04
010夏宇闻教授视频之FPGA设计中verilog模块中的信号(至芯科技FPGA培训视频教程)
本帖最后由 fpgaw 于 2014-4-6 12:21 编辑
夏宇闻教授视频之FPGA设计中verilog模块中的信号(至芯科技FPGA培训视频教程)
**** Hidden Message *****
sysu_xiao
发表于 2011-11-10 01:05:30
谢谢楼主啊
jndxwss
发表于 2011-11-18 15:16:25
学习中……
sblpp
发表于 2012-2-9 17:21:47
好东西，下了看看
我爱于影
发表于 2012-3-1 23:07:51
感谢楼主分享！！！！
dododoha
发表于 2012-3-1 23:24:20
dddddddddddddddddddddddd
534092571
发表于 2012-3-17 00:07:08
有没有清晰版的下载？
zhanghuabing
发表于 2012-3-25 12:45:01
感谢分享 。。。
liushui_fei
发表于 2012-4-6 15:35:08
多谢楼主分享
tjy389945230
发表于 2012-4-9 13:21:50
看看。。。。。。。。。。。。。。
