fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 请问用qsys生成系统后能不能访问用verilog 的fifo里面的数据,如果可以能用什么方...
ccs
发表于 2019-6-1 08:47:02
请问用qsys生成系统后能不能访问用verilog 的fifo里面的数据,如果可以能用什么方...
请问用qsys生成系统后能不能访问用verilog 的fifo里面的数据,如果可以能用什么方法呢?谢谢啦
页:
[1]
查看完整版本:
请问用qsys生成系统后能不能访问用verilog 的fifo里面的数据,如果可以能用什么方...