|
1174| 0
|
请问用qsys生成系统后能不能访问用verilog 的fifo里面的数据，如果可以能用什么方... |
/1 
|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛
( 京ICP备20003123号-1 )
GMT+8, 2025-6-19 10:31 , Processed in 0.062359 second(s), 20 queries .
Powered by Discuz! X3.4
© 2001-2023 Discuz! Team.
IP卡
狗仔卡
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡