fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 如果pll分频出非整数倍的时钟,他们之间相位关系一直变,这种情况是同步逻辑吗?
ccs
发表于 2019-12-12 19:54:15
如果pll分频出非整数倍的时钟,他们之间相位关系一直变,这种情况是同步逻辑吗?
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
如果pll分频出非整数倍的时钟,他们之间相位关系一直变,这种情况是同步逻辑吗?师傅说需要同步处理?
zxopenhl
发表于 2019-12-15 13:40:22
同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
页:
[1]
查看完整版本:
如果pll分频出非整数倍的时钟,他们之间相位关系一直变,这种情况是同步逻辑吗?