fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› Clock Setup Time (Tsu)
fpga_feixiang
发表于 2020-2-23 15:02:20
Clock Setup Time (Tsu)
建立时间(Tsu):是指在时钟沿到来之前数据从不稳定到稳定所需的时间,如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器http://file.elecfans.com/web1/M00/A4/F3/o4YBAF1rMHWAY-DXAABAKbTBOGI146.jpg
页:
[1]
查看完整版本:
Clock Setup Time (Tsu)