切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › Clock Setup Time （Tsu）

发新帖

查看: 866|回复: 1

Clock Setup Time （Tsu）

fpga_feixiang 发表于 2020-2-23 15:02:20 | 显示全部楼层 |阅读模式

建立时间（Tsu）：是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-25 22:04 , Processed in 0.062435 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表