fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› Data Required Time(setup/hold)
fpga_feixiang
发表于 2020-2-23 15:13:28
Data Required Time(setup/hold)
数据需求时间(Data Required Time):在时钟锁存的建立时间和保持时间之间数据必须稳定,从源时钟起点达到这种稳定状态需要的时间即为数据需求时间http://file.elecfans.com/web1/M00/A4/F3/o4YBAF1rMHiAMC9OAAC8lUU5vA4459.jpg
页:
[1]
查看完整版本:
Data Required Time(setup/hold)