切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › Data Required Time（setup/hold）

发新帖

查看: 1045|回复: 1

Data Required Time（setup/hold）

fpga_feixiang 发表于 2020-2-23 15:13:28 | 显示全部楼层 |阅读模式

数据需求时间（Data Required Time）：在时钟锁存的建立时间和保持时间之间数据必须稳定，从源时钟起点达到这种稳定状态需要的时间即为数据需求时间

FPGA工程师就业培训班（保就业）

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-26 07:54 , Processed in 0.112049 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表