关于关键路径
本帖最后由 fpgaw 于 2010-7-11 14:33 编辑弱弱的问一下有关关键路径的概念。看到很多资料都很重视对关键路径的时序约束,但是我到现在还是没能弄明白什么是关键路径。
以前从字面上臆测以为是关键信号(比如时钟信号)的传输路径
可是前几天看其他文章提到因为某个组合逻辑产生了大量延迟,所以文章断定该组合逻辑为关键路径。
现在都被弄糊涂了,到底以什么依据来判定关键路径呢 你所说的关键路经应该就是critical path<br>
就是最长延迟的那条路经 哦~受教了,谢谢
http://bbs.eetop.cn/images/smilies/default/loveliness.gif 对头对头 关键路径,一般就是delay最大的 最容易出问题的那条路径,比如扇出很大的,组合逻辑较复杂的,时钟速率很高的等, 我想2楼正解。<br>
<br>
关键路径就是指的最长延时路径,往往这个路径上电路结构复杂,诸如扇出大等,它决定了整个电路的电气性能。电路的最高频率就是由关键路径的延时决定的。 最长组合路径 最容易出问题的那条路径,比如扇出很大的,组合逻辑较复杂的,时钟速率很高的等,
页:
[1]