集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3793|回复: 8

关于关键路径

[复制链接]
沉醉夕阳下 发表于 2010-6-25 23:54:54 | 显示全部楼层 |阅读模式
本帖最后由 fpgaw 于 2010-7-11 14:33 编辑

弱弱的问一下有关关键路径的概念。看到很多资料都很重视对关键路径的时序约束,但是我到现在还是没能弄明白什么是关键路径。
以前从字面上臆测以为是关键信号(比如时钟信号)的传输路径
可是前几天看其他文章提到因为某个组合逻辑产生了大量延迟,所以文章断定该组合逻辑为关键路径。
现在都被弄糊涂了,到底以什么依据来判定关键路径呢
梦的忧伤 发表于 2010-6-26 00:22:21 | 显示全部楼层
你所说的关键路经应该就是critical path<br>
就是最长延迟的那条路经
乡下乖乖女 发表于 2010-6-26 01:22:35 | 显示全部楼层
哦~受教了,谢谢
       
 楼主| 沉醉夕阳下 发表于 2010-6-26 03:09:08 | 显示全部楼层
对头对头
一个人的舞台 发表于 2010-6-26 03:25:56 | 显示全部楼层
关键路径,一般就是delay最大的
蓝色海域 发表于 2010-6-26 03:59:19 | 显示全部楼层
最容易出问题的那条路径,比如扇出很大的,组合逻辑较复杂的,时钟速率很高的等,
出外的囝仔 发表于 2010-6-26 05:40:16 | 显示全部楼层
我想2楼正解。<br>
<br>
关键路径就是指的最长延时路径,往往这个路径上电路结构复杂,诸如扇出大等,它决定了整个电路的电气性能。电路的最高频率就是由关键路径的延时决定的。
笨笨猪 发表于 2010-6-26 07:23:48 | 显示全部楼层
最长组合路径
Sunlife 发表于 2015-6-17 11:34:19 | 显示全部楼层
最容易出问题的那条路径,比如扇出很大的,组合逻辑较复杂的,时钟速率很高的等,
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:27 , Processed in 0.063787 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表