CCIE 发表于 2010-6-26 11:52:02

不要过于激动<br>
楼主还是好好检查你的代码吧，问题肯定在你的代码写发上面的疏漏

Sunlife 发表于 2015-6-25 09:30:20


看看你的状态机在输出模块的always块中的敏感信号例表是否将所有敏感信号量列出来，如果没有罗列全就可能出现你所说的现象。
页: 1 [2]
查看完整版本: 比较大的verilog程序,状态机执行出问题了