encounter 发表于 2010-6-26 09:51:45

建议以后使用always @*&hellip;&hellip;<br>
这样就不会出现丢失敏感信号的情况了。<br>
你的代码en没有在列表里

CCIE 发表于 2010-6-26 10:58:39

学习中。
        http://bbs.vibesic.com/images/smilies/default/smile.gif

HANG 发表于 2010-6-26 12:12:39

数据与EN相与不就 是 MUX么？<br>
EN为&lsquo;1&rsquo;就输出A<br>
不是就输出&ldquo;0000&rdquo;

CHA 发表于 2010-6-26 14:03:08

为什么要做成每一位都要去跟EN相与呢 ？

Sunlife 发表于 2015-6-25 09:55:13


逻辑上相同，但是综合结果可能不一样。<br>
原来的综合成与门，这样综合出来就是MUX了
页: 1 [2]
查看完整版本: verilog代码：将一跟控制线与一个多位的输入端相与