集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: UFP

verilog代码:将一跟控制线与一个多位的输入端相与

[复制链接]
encounter 发表于 2010-6-26 09:51:45 | 显示全部楼层
建议以后使用always @*&hellip;&hellip;<br>
这样就不会出现丢失敏感信号的情况了。<br>
你的代码en没有在列表里
CCIE 发表于 2010-6-26 10:58:39 | 显示全部楼层
学习中。
       
HANG 发表于 2010-6-26 12:12:39 | 显示全部楼层
数据与EN相与不就 是 MUX么?<br>
EN为&lsquo;1&rsquo;就输出A<br>
不是就输出&ldquo;0000&rdquo;
CHA 发表于 2010-6-26 14:03:08 | 显示全部楼层
为什么要做成每一位都要去跟EN相与呢 ?
Sunlife 发表于 2015-6-25 09:55:13 | 显示全部楼层

逻辑上相同,但是综合结果可能不一样。<br>
原来的综合成与门,这样综合出来就是MUX了
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:23 , Processed in 0.058359 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表