fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 为什么VHDL程序总是出错?
ngtim
发表于 2010-6-26 10:25:27
你保存的名字要跟你的实体的名字一样。<br>
就是说:最好你的文件夹名,同你的工程名,实体名一样。保证不出错。<br>
<br>
错误很简单。上面都有说了,就不多说了。。。<br>
记住:编程都是要很细心的,少了;来问,不看编译器给出的错误提示,是很大的损失。
Sunlife
发表于 2015-6-24 10:43:32
在这个USE ieee.std_logic_1164.ALL语句加个分号
页:
1
[2]
查看完整版本:
为什么VHDL程序总是出错?