集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
12
返回列表 发新帖
楼主: interige

为什么VHDL程序总是出错?

[复制链接]
ngtim 发表于 2010-6-26 10:25:27 | 显示全部楼层
你保存的名字要跟你的实体的名字一样。<br>
就是说:最好你的文件夹名,同你的工程名,实体名一样。保证不出错。<br>
<br>
错误很简单。上面都有说了,就不多说了。。。<br>
记住:编程都是要很细心的,少了;来问,不看编译器给出的错误提示,是很大的损失。
Sunlife 发表于 2015-6-24 10:43:32 | 显示全部楼层

在这个USE ieee.std_logic_1164.ALL语句加个分号
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:38 , Processed in 0.063259 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表