论坛 › FPGA技术交流 › vhdl，verilog hdl 该选择哪种语言？

Sunlife 发表于 2015-6-25 11:08:51

verilog比较适合初学者，因为很多东西和C很像<br>
<br>
vhdl比较难学一点，但是比verilog更&ldquo;贴近&rdquo;硬件<br>
<br>
不过verilog在商用应用更多，特别是加州

查看完整版本: vhdl，verilog hdl 该选择哪种语言？