集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: VVC

vhdl,verilog hdl 该选择哪种语言?

[复制链接]
Sunlife 发表于 2015-6-25 11:08:51 | 显示全部楼层
verilog比较适合初学者,因为很多东西和C很像<br>
<br>
vhdl比较难学一点,但是比verilog更&ldquo;贴近&rdquo;硬件<br>
<br>
不过verilog在商用应用更多,特别是加州
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:02 , Processed in 0.054352 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表