fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 时序仿真总出错
Sunlife
发表于 2015-6-24 11:34:29
问一很弱智的问题,这个程序是实现串口的接受部分的?如果要涉及成波特率9600要CLK要怎样设计?CLK460800是什么意思?
页:
1
[2]
查看完整版本:
时序仿真总出错