切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 时序仿真总出错

12 / 2 页

发新帖

楼主: VVC

时序仿真总出错

Sunlife 发表于 2015-6-24 11:34:29 | 显示全部楼层

问一很弱智的问题，这个程序是实现串口的接受部分的？如果要涉及成波特率9600要CLK要怎样设计？CLK460800是什么意思？

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

FPGA就业培训班招聘学员（保就业）

12 / 2 页

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 17:29 , Processed in 0.057258 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表