fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 最近刚学会使用ModelSim,问一下有没有办法提升仿真的速度
老怪甲
发表于 2010-7-1 10:48:10
最近刚学会使用ModelSim,问一下有没有办法提升仿真的速度
最近用ModelSim进行VHDL代码的功能仿真,3秒的runtime居然要花将近20分钟才能仿真完。
有没有什么选项设置可以让仿真更快一点?还是说是我的设计上有问题才导致那么慢?还是因为电脑配置不行?
老怪甲
发表于 2010-7-1 10:48:27
限制dump signal的數量
Sunlife
发表于 2015-5-14 10:01:57
限制dump signal的數量
页:
[1]
查看完整版本:
最近刚学会使用ModelSim,问一下有没有办法提升仿真的速度