集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2499|回复: 2

最近刚学会使用ModelSim,问一下有没有办法提升仿真的速度

[复制链接]
老怪甲 该用户已被删除
老怪甲 发表于 2010-7-1 10:48:10 | 显示全部楼层 |阅读模式
最近用ModelSim进行VHDL代码的功能仿真,3秒的runtime居然要花将近20分钟才能仿真完。

有没有什么选项设置可以让仿真更快一点?还是说是我的设计上有问题才导致那么慢?还是因为电脑配置不行?
老怪甲 该用户已被删除
 楼主| 老怪甲 发表于 2010-7-1 10:48:27 | 显示全部楼层
限制dump signal的數量
Sunlife 发表于 2015-5-14 10:01:57 | 显示全部楼层

限制dump signal的數量
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 23:00 , Processed in 0.062427 second(s), 25 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表