IPO 发表于 2013-6-13 06:18:55

FPGA上的好多引脚都是GCLK是不是这样标识的管教都可以作为外部晶振的输入？

请教一下FPGA上的好多引脚都是GCLK是不是这样标识的管教都可以作为外部晶振的输入？
如果想用FPGA输出一个比较好的时钟（单端的），这的时钟管教是不是任何IO都一样？
页: [1]
查看完整版本: FPGA上的好多引脚都是GCLK是不是这样标识的管教都可以作为外部晶振的输入？