FPGA上的好多引脚都是GCLK是不是这样标识的管教都可以作为外部晶振的输入？

IPO 发表于 2013-6-13 06:18:55 | 显示全部楼层 |阅读模式

请教一下 FPGA上的好多引脚都是GCLK是不是这样标识的管教都可以作为外部晶振的输入？
如果想用FPGA输出一个比较好的时钟（单端的），这的时钟管教是不是任何IO都一样？

GMT+8, 2025-6-22 01:51 , Processed in 0.088804 second(s), 20 queries .

Powered by Discuz! X3.4

		自动登录	找回密码
密码			我要注册

站长推荐 /1