论坛 › FPGA技术交流 › verilog 有符号位相乘 两个四位得八位

1693269416 发表于 2013-7-3 10:47:25

verilog 有符号位相乘 两个四位得八位

verilog 有符号位相乘两个四位得八位多的位数从高位溢出 我现在用两个负数相乘结果不对 1 1 1 1         -7                           1 1 1 1         -7                        
算出来得出的怎么是负数不是00110001 49怎么回事？ 是不是我进位出错了比如说一个为有6个1   我就算出这个为和为0 向前一位近3

查看完整版本: verilog 有符号位相乘 两个四位得八位