集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 756|回复: 0

verilog 有符号位相乘 两个四位得八位

[复制链接]
1693269416 发表于 2013-7-3 10:47:25 | 显示全部楼层 |阅读模式
verilog 有符号位相乘  两个四位得八位  多的位数从高位溢出 我现在用两个负数相乘结果不对 1 1 1 1         -7                           1 1 1 1         -7                        
算出来得出的怎么是负数不是00110001 49怎么回事? 是不是我进位出错了  比如说一个为有6个1   我就算出这个为和为0 向前一位近3  

您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-28 04:27 , Processed in 0.084637 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表