1693269416 发表于 2013-7-27 10:39:05

FPGA倍频之后的时钟接DDR控制器的时钟输入，怎么DDR的数据就不粗来了呢

FPGA倍频之后的时钟接DDR控制器的时钟输入，怎么DDR的数据就不粗来了呢
页: [1]
查看完整版本: FPGA倍频之后的时钟接DDR控制器的时钟输入，怎么DDR的数据就不粗来了呢