fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 关于verilog编程风格的问题
ic_design
发表于 2010-10-18 17:05:32
关于verilog编程风格的问题
给变量a赋值比较大的数时,直接用十进制赋值好还是二进制赋值好?最后综合出来的结果应该不一样是吧
rainybyf
发表于 2010-10-20 10:39:42
应该一样吧,可能有不一样的话应该是位数上的问题
weibode01
发表于 2010-11-4 11:35:57
用仿真工具试一下就知道了啊,这个不是大问题
页:
[1]
查看完整版本:
关于verilog编程风格的问题