切换到窄版

集成电路技术分享»论坛 › › FPGA技术交流 › 关于verilog编程风格的问题

发新帖

查看: 1461|回复: 2

关于verilog编程风格的问题

ic_design 发表于 2010-10-18 17:05:32 | 显示全部楼层 |阅读模式

给变量a赋值比较大的数时，直接用十进制赋值好还是二进制赋值好？最后综合出来的结果应该不一样是吧

Verilog, 编程风格

相关帖子

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

FPGA就业培训班招聘学员（保就业）

rainybyf 发表于 2010-10-20 10:39:42 | 显示全部楼层

应该一样吧，可能有不一样的话应该是位数上的问题

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

weibode01 发表于 2010-11-4 11:35:57 | 显示全部楼层

用仿真工具试一下就知道了啊，这个不是大问题

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-5-18 18:51 , Processed in 0.073486 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表