fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 0.5的2.2次方用verilog 怎么搞?有人搞过类似的没有?
IPO
发表于 2010-11-26 16:38:37
0.5的2.2次方用verilog 怎么搞?有人搞过类似的没有?
0.5的2.2次方用verilog 怎么搞?有人搞过类似的没有?
weibode01
发表于 2010-11-27 10:25:55
前面你不是想用查表法了吗?
页:
[1]
查看完整版本:
0.5的2.2次方用verilog 怎么搞?有人搞过类似的没有?