fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› modelsim仿真,输出信号为什么是X?
创客
发表于 2014-5-2 12:44:39
modelsim仿真,输出信号为什么是X?
本帖最后由 创客 于 2014-5-2 12:44 编辑
希望各位可以解答
王建飞
发表于 2014-5-2 22:06:42
出现这种问题,一般是因为在工程代码中,变量没有赋初值!
创客
发表于 2014-5-3 15:56:27
嗯,是的,thank you,飞哥的板子做的不错噢,呵呵
页:
[1]
查看完整版本:
modelsim仿真,输出信号为什么是X?