Altera第10代产品巡礼 —— MAX 10 FPGA
本帖最后由 lcytms 于 2016-9-22 15:31 编辑Altera第10代产品巡礼 —— MAX 10 FPGA
信息来源：
http://www.360doc.com/content/16/0204/13/9200790_532672979.shtml
http://www.eeboard.com/evaluation/altera-max10-evalboard-review/
MAX 10 FPGA是Altera新的第10代产品成员之一(注：其他第10代产品是Arria 10和Stratix 10)，采用55nm台积电工艺制造。
MAX10的定位介于CPLD(例如Altera的MAX V系列)与FPGA(例如Altera的低端FPGA—Cyclone V)之间，相比CPLD增加了Flash(闪存);相比Cyclone V缺少收发器、ARM硬核等。
MAX10采用NiOS II软核，具有定制化、可裁剪、高性能的特点。
由此可见，MAX 10在低成本、单芯片、瞬时上电的可编程逻辑器件(PLD)中提供了先进的处理能力，具有非易失、瞬时加载、双镜像配置、内部集成模数转换模块等特点。
Altera的MAX 10 FPGA在低成本、单芯片小外形封装可编程逻辑器件中实现了先进的处理功能，是革命性的非易失集成器件。
继承了前一代MAX器件系列的单芯片特性，使用单核或者双核电压供电，其密度范围在2K至50KLE之间。
MAX 10 FPGA系列提供先进的小圆晶片级封装(3mm x 3mm)，以及有大量I/O引脚封装的产品。
MAX 10 FPGA采用TSMC的55 nm嵌入式NOR闪存技术制造，支持瞬时接通功能。
其集成功能包括模数转换器(ADC)和双配置闪存，支持您在一个芯片上存储两个镜像，在镜像间动态切换。
与CPLD不同，MAX 10 FPGA还包括全功能FPGA功能，例如，Nios II软核嵌入式处理器支持、数字信号处理(DSP)模块和软核DDR3存储控制器等。
本帖最后由 lcytms 于 2016-9-22 15:42 编辑
CPLD的再一次革命——Altera MAX 10 FPGA
如果你学习可编程逻辑设计，一定接触过CPLD和FPGA，那它们有什么不同呢？
就像你看到标题一样到底是要说CPLD还是FPGA，其实这并不是重点。
也许你能得到这样的答案，CPLD是基于宏单元，采用EEPROM技术，无需外部配置器件，上电瞬时接通；
而FPGA基于查找表结构，采用SRAM技术， 上电需要外部重新配置，但是逻辑资源较CPLD更多；
总的来说CPLD适合组合逻辑的设计而FPGA更适合比较复杂的时序逻辑设计。
这些都没有错，不过随着技术进步以及芯片集成度的提高，CPLD与FPGA的分别已经越来越模糊。
MAX 10 FPGA系列将你需要的各种功能都建在一个小的芯片内。
早期探索 —— MAX II系列器件
CPLD优点固然突出，不过受制于宏单元的结构限制，逻辑单元的密度达到上限。
如何突破传统CPLD的架构，Altera早在其MAX II系列器件就进行了革命性的设计。
如下图所示，MAX II器件采用了和FPGA一样的高密度逻辑单元设计，同时片上集成了非易失性FLASH存储块用作配置模块，这样既能提高芯片的逻辑单元密度，又能够实现像CPLD器件一样的上电瞬时接通能力。
MAX 10其实是一种非易失性的FPGA
Altera又推出了其最新的MAX 10系列（MAX 10数据手册）可编程器件，可以说是CPLD的又一次革命，已经完全模糊了CPLD和FPGA的界限。
MAX 10不仅继承了之前MAX系列器件的特性，而且逻辑资源密度大幅提升，最高有50K逻辑单元（LE），完全不逊于一些低端的FPGA器件。
更为重要的是MAX 10还包括了全功能FPGA特性，如嵌入式处理器软核、DSP模块、DDR3存储控制器等等。
可以说MAX 10其实是一种非易失性的FPGA。
通过下面的体系结构图可以了解MAX 10的新特性：
双配置闪存： 一个芯片上可以存储两个镜像，在镜像间动态切换
模拟模块： 集成ADC、电源管理以及温度传感器
瞬时接通： 配置时间毫秒级
Nios II 软核嵌入式处理器：支持 Altera 软核 Nios II 嵌入式处理器的集成，提供了单芯片、完全可配置的瞬时接通处理器子系统。
DSP 模块：第一款具有 DSP 的 非易失性FPGA
DDR3 外部存储器接口：MAX 10通过软核IP存储控制器支持 DDR3 SDRAM 和 LPDDR2 接口，适合视频、数据通路和嵌入式应用。
用户闪存：具有 736 KB 用户闪存代码存储功能，支持Nios II 嵌入式应用。用户闪存容量取决于配置选择。
MAX 10FPGA产品线
目前MAX 10系列已经有7个产品线，从10M02到10M50，逻辑单元从2000到50000，如下表所示。
CPLD一般具有更低单位成本的IO，因此常用于组合逻辑以及开关选择的设计，从表中可以看到最大MAX 10器件逻辑资源达到50000个，用户IO也达到500。
同时MAX 10 FPGA非常适合做高性价比的单芯片方案，因此MAX 10适合非常多的市场领域和应用，例如工业上既可作I/O模组也可作视频监控。
MAX 10系列同时提供商业级、工业级以及汽车级温度范围的芯片，因此在工业、汽车、消费类领域MAX 10都可以大显身手。
本帖最后由 lcytms 于 2016-9-22 16:16 编辑
支持 Nios II 的 MAX 10 FPGA —— 嵌入式设计人员理想的平台
当您设计系统时，具有 Nios® II 嵌入式处理器 的 MAX® 10 FPGA 为您提供了无与伦比的灵活性。
超越传统的低成本 FPGA、CPLD 和微控制器单元 (MCU)，唯一具有 Nios II 处理器的 MAX 10 FPGA 提供以下功能：
单芯片、瞬时接通 - 具有管芯闪存的嵌入式系统，用于软件编程和FPGA配置存储。
定制硬件系统 - 采用基于 GUI 的系统设计工具以及货架知识产权 (IP) - 包括通用 I/O (GPIO)、UART、硬核模数转换器 (ADC) 模块、三速以太网 MAC、串行接口，甚至是多个 CPU，优化性能，快速设计您自己的处理器外设和 I/O 组。
远程系统更新支持 - 失效安全硬件和软件更新，管理缺陷修复或者变化的标准。
小外形封装 - 与 Altera® Enpirion® PowerSoC 相结合，电路板面积减小了近 50%，提高了系统可靠性。
不会过时 - 长寿命 MAX 10 器件和软核处理器 IP 避免了过时风险，同时支持您尽快将产品推向市场。请参考我们的过时 MCU 替代实例，使用了 Nios II 处理器。
高性能实时处理 - 采用 FPGA 硬件加速功能定制数字信号处理 (DSP) 功能，实现确定性的实时性能。
参考设计 - 在 Altera 设计商店 中，涵盖了各种通用和 纵向应用，包括 工业电机控制 和汽车。
本帖最后由 lcytms 于 2016-9-22 16:29 编辑
采用MAX 10 FPGA替代您的微控制器的7个主要原因
信息来源：Altera白皮书WP-01255-1.0——采用MAX 10 FPGA替代您的微控制器的7个主要原因（2015年6月，Altera公司）
本白皮书介绍使用MAX® 10 FPGA和Nios® II嵌入式处理器来替代基于微控制器的解决方案的优势所在。
超越传统的低成本FPGA，MAX 10 FPGA具有：
■ 单芯片、瞬时接通功能，集成了闪存，适用于远程更新和系统管理功能。
■ 模数转换器(ADC)，降低了系统成本，减小了电路板面积。
■ 小外形封装，集成器件，减小了引脚布局。
■ 可定制处理器外设组，提高了功效。
■ 实时处理优化，提高了性能。
■ 长寿命优势，延长了产品寿命，避免了过时的风险。
■ 支持业界领先的开发工具，节省了时间和投入。
引言
处理器，无论是微处理器还是微控制器，都是数字电子系统最通用的组件。
最近随着物联网(IoT)解决方案的快速发展，这种趋势越来越明显。
不论设计革命的IoT还是需要创新解决方案的前沿产品，商用货架(COTS)处理器都无法同时满足性能、外设、外形封装、可扩展以及生命周期要求，其产品不具有竞争优势，也满足不了及时面市要求。
采用COTS处理器，设计人员不得不对固定功能的微控制器做出牺牲，要么在特性上做出过多的选择，选择一些不需要的特性，要么过度设计其系统，以增加COTS所缺乏的特性。
而基于FPGA的解决方案，集成了完全可定制的软核处理功能，非常的灵活，而且可扩展——一个芯片中的可编程硬件和软件满足了定制需求。
Altera的Nios II处理器是FPGA优化32位RISC哈佛体系结构处理器(软核)内核。
FPGA器件是可编程的，Nios II处理器而且还是可配置的——使其最能满足任何应用需求；
而且也很容易配置处理器外设组，满足任何特殊应用需求。
基于MAX 10 FPGA的解决方案采用了软核Nios II处理器，克服了COTS局限性，支持对独特的单芯片嵌入式系统进行定制，优化产品从而突出其优势。
MAX 10 FPGA创新的体系结构以及灵活的Nios II处理器为当今嵌入式设计人员提供了无与伦比的可选解决方案。
七大替代原因之一 —— 单芯片、瞬时接通功能
在MAX 10 FPGA管芯中集成了55 nm嵌入式闪存，完全实现了硬件和软件可定制的真正单芯片嵌入式系统。
您可以想象一片具有可定制硬件特性的CPU，能够在现场实时修改，提供服务质量(QoS)，或者最终客户许可的各种特性。
更妙的是，对于新出现的标准，能够更新系统的微控制器硬件，弥补由于产品及时面市压力导致的最初版本的功能缺陷，或者在最初安装后，对购买的产品进行更新。
这些场景对于COTS处理器几乎是不可能的，但是采用Nios II处理器和MAX 10 FPGA的嵌入式闪存以及远程更新功能完全可以实现。
MAX 10嵌入式闪存含有两个FPGA配置镜像划分，如图1所示；一个可以用于保证FPGA硬件镜像的故障安全远程更新。
如果不需要远程更新或者双配置功能，通用用户闪存(UFM)可以扩展(高达700 Kilobytes)用于软件代码存储。
系统启动和管理也受益于管芯闪存。
在采用了嵌入式处理器技术的传统FPGA系统中，不论是硬核的还是软核的，FPGA在上电和配置时都不是瞬时接通的。
采用MAX 10 FPGA的管芯闪存，FPGA作为系统中的第一个组件立即上电(在几毫秒内)，这样，定制FPGA不但能够完全管理系统启动，而且还在系统上电时使用Nios II系统，进行软件诊断或者判断。
这种单芯片集成和硬件更新功能帮助嵌入式设计人员避免了产品设计缺陷问题，产品不会被召回，从而降低了总体拥有成本，可定制硬件给他们带来了竞争优势。
七大替代原因之二 —— 模数转换器
MAX 10 FPGA集成了两个12位ADC模块，可以使用17个输入通道来测量环境状态，管理上电和断电排序，控制电机扭矩，等等。
12位ADC包括了可编程数字接口，采样顺序控制、硬件均衡，以及电压和器件温度中断阈值等。
在Nios II处理器设计中使用这些ADC，可以替代微控制器或者外部ADC，从而降低了系统成本和复杂度。 本帖最后由 lcytms 于 2016-9-22 16:37 编辑
七大替代原因之三 —— 小外形封装、集成器件
封装小到只有3x3mm2，MAX 10 FPGA的单芯片解决方案是业界最小的可配置FPGA引脚布局。
在便携式应用或者空间受限的应用中，如此小的封装尺寸使得MAX 10 FPGA能够替代或者完善ASIC、ASSP和微控制器单元(MCU)。
如图2所示，结合Altera高度集成的Enpirion® PowerSoC，MAX 10 FPGA的管芯闪存、ADC、锁相环(PLL)，以及可配置Nios II处理器，相对于采用了分立电源的竞争FPGA，其电路板面积减小了50%。
MAX 10 FPGA的单电源器件型号可以通过管芯调节器，避免器件采用多个电源轨，进一步减小了电路板面积和复杂度。
对于嵌入式系统而言，芯片数量和PCB尺寸的减小不但降低了系统成本，而且提高了系统可靠性。
页:
[1]
2
