论坛 › FPGA技术交流 › BUFG U1(.I(ADC_CLK),.O(clk50MHz));

IPO 发表于 2016-12-25 14:50:56

BUFG U1(.I(ADC_CLK),.O(clk50MHz));

BUFG U1(.I(ADC_CLK),.O(clk50MHz));这种方式和利用pll用ADC_CLK产生的clk50MHz是不是有延时？

查看完整版本: BUFG U1(.I(ADC_CLK),.O(clk50MHz));