切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › BUFG U1(.I(ADC_CLK),.O(clk50MHz));

发新帖

查看: 991|回复: 0

BUFG U1(.I(ADC_CLK),.O(clk50MHz));

IPO 发表于 2016-12-25 14:50:56 | 显示全部楼层 |阅读模式

BUFG U1(.I(ADC_CLK),.O(clk50MHz));这种方式和利用pll用ADC_CLK产生的clk50MHz是不是有延时？

至芯科技ZX系列开发板正在火爆发售！

回复

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 02:52 , Processed in 0.061400 second(s), 20 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表