FPGA技术交流今日: 0|主题: 13318|排名: 7

1 ... 177 178 179 180181182 183 184 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览请问怎么用FPGA（quartus II）实现微分，听说是用D触发器，但是不懂原理，求指教	xue282439593 2013-8-11	0869	xue282439593 2013-8-11 18:32
预览不明白+-*/的用法	a7015869 2010-6-9	11928	zxopen08 2013-8-11 11:30
预览问个很低级问题，QuartusII 11.0可以看仿真波形文件吗	1693269416 2013-7-27	2983	zxopen08 2013-8-10 14:55
预览 FPGA就业培训课程体系	zhiweiqiang33 2012-11-28	11523	zhiweiqiang33 2013-8-10 14:19
预览 quartus 使用综合资料分享	zhiweiqiang33 2013-4-13	31472	zhiweiqiang33 2013-8-10 14:15
FPGA初级入门学员资料 - [阅读权限 10]	zhiweiqiang33 2013-5-6	219	zhiweiqiang33 2013-8-10 14:10
预览 ISE教程课件	zhiweiqiang33 2013-5-15	41250	zhiweiqiang33 2013-8-10 14:08
预览关于FPGA同步设计的培训资料与大家分享	zhiweiqiang33 2012-12-11	51887	zhiweiqiang33 2013-8-10 14:07
预览谁有 modelsim SE 6.5版本的安装包的下载地址啊？在官网上面怎么没有 SE 的版本呢？	北京幸福时代 2013-7-23	1929	zxopen08 2013-8-10 14:01
预览各位大神问个问题	920628 2013-7-26	1925	zxopen08 2013-8-10 11:40
预览请问下FOREVER和ALWAYS是不是等效的	920628 2013-7-29	1958	zxopen08 2013-8-10 10:43
预览 SRAM只能写一次！重复读写求助！	xingdong2hao 2013-7-24	21164	zxopen08 2013-8-9 16:37
预览一直这样循环，求代码！！	北京幸福时代 2013-7-23	1915	zxopen08 2013-8-9 16:35
预览在ISE中例化IP核的时候，仿真时，经常提示错误如下：ERROR:HDLParsers	vvt 2011-3-10	32736	日月盟约 2013-8-9 15:57
预览 FPGA倍频之后的时钟接DDR控制器的时钟输入，怎么DDR的数据就不粗来了呢	1693269416 2013-7-27	1964	zxopen08 2013-8-9 14:36
预览 FPGA上的好多引脚都是GCLK是不是这样标识的管教都可以作为外部晶振的输入？	IPO 2013-6-13	11070	zxopen08 2013-8-8 16:20
预览时序分析资料整理学习学习	zhiweiqiang33 2013-5-15	51259	zxopen08 2013-8-8 16:17
预览 xilinx_ise 资料	zhiweiqiang33 2013-1-26	31342	zxopen08 2013-8-8 15:51
预览单片机开发板万能板赠送	jjjjjjjj 2013-8-8	01062	jjjjjjjj 2013-8-8 14:18
预览介绍一家非常好的PCB线路板打样厂,最低价30元起，深圳市善德电子	szsdpcb 2013-8-8	01023	szsdpcb 2013-8-8 13:02
预览状态机设计指导资料	zhiweiqiang33 2013-5-30	41942	qq26645982 2013-8-7 17:34
预览 verilog hdl 综合实用教程	zhiweiqiang33 2013-5-30	41945	qq26645982 2013-8-7 17:33
预览 xilinx官网上是不是找不到具体型号FPGA的datasheet?	ccs 2013-7-25	21109	fengqing 2013-8-7 14:11
预览 FPGA面试题二	zhiweiqiang33 2012-12-16	31263	fengqing 2013-8-7 13:48
预览请问我要重新安装quartus II，哪个版本比较好啊	920628 2013-7-29	2980	yu-ge 2013-8-7 13:23
预览 ERROR:HDLCompiler:	1693269416 2013-7-23	21178	zxopen08 2013-8-7 10:55
预览教你如何设计好看的网络名片	goog88 2013-8-6	0940	goog88 2013-8-6 17:53
预览 FPGA设计全流程	zhiweiqiang33 2012-12-6	61897	zhiweiqiang33 2013-8-6 16:38
预览 SPI总线协议	zhiweiqiang33 2012-11-15	11009	zhiweiqiang33 2013-8-6 16:34
预览 DDR的时序原理与讲解望大家喜欢	zhiweiqiang33 2013-5-6	31200	zhiweiqiang33 2013-8-6 16:31
预览数字电路时钟发生器	zhiweiqiang33 2013-5-23	21791	zhiweiqiang33 2013-8-6 16:26
预览串行总线读写时序	zhiweiqiang33 2013-5-23	2998	zhiweiqiang33 2013-8-6 16:25
altera nios ii 从入门到精通 - [阅读权限 20]- [售价 5 金钱] - [回帖奖励 2 ]	zhiweiqiang33 2013-4-30	55	zhiweiqiang33 2013-8-4 17:48
预览异步时钟域转换为同步时钟域问题的解决方案 - [回帖奖励 4 ]	zhiweiqiang33 2013-5-30	31739	zhiweiqiang33 2013-8-4 17:46
预览多年工作有关PCB绘图的总结	fpga 2010-4-9	22733	zhiweiqiang33 2013-8-4 17:43
预览 FPGA学习感言	zhiweiqiang33 2013-6-23	22142	zhiweiqiang33 2013-8-4 17:42
预览元件例化与层次设计Verilog代码	老怪甲 2010-5-28	12140	zxopen08 2013-8-4 16:53
预览那如何解决这个吞吐平衡	920628 2013-7-21	2934	gusumurong 2013-8-4 16:53
预览有谁会用ModelSim-Altera仿真的吗	920628 2013-7-21	1903	zxopen08 2013-8-3 16:16
预览读出来后再写数据的话数据不是和之前的不连续的？	920628 2013-7-21	1960	zxopen08 2013-8-3 16:12