FPGA技术交流今日: 0|主题: 13365|排名: 3

1 ... 269 270 271 272273274 275 276 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览如何在quartusII中配置modelsim从而可以自动调用modelsim进行仿真？	wang 2010-5-23	44351	jlf526 2011-5-15 19:15
预览 modelsim时序仿真问题	nicecy 2011-3-25	11719	jlf526 2011-5-15 19:14
预览菜鸟求教~各位帮忙指点一下~	RudyAngus 2011-5-15	11945	至芯兴洪 2011-5-15 13:51
预览请教sdram控制程序中某段代码！不胜感激！！	至芯兴洪 2011-5-14	12048	至芯兴洪 2011-5-15 13:38
预览求VHDL程序	llm19880211 2011-5-15	01410	llm19880211 2011-5-15 12:10
预览求程序	llm19880211 2011-5-14	01588	llm19880211 2011-5-14 20:29
预览 ISE生成FFT 的IP CORE 使用问题求助！有么有那位高手使用过ISE自带的FFT IP CORE	dadiwuyu 2011-4-1	13475	heilaoshi 2011-5-14 19:37
预览我做后仿真时，出现如下错误：# Error: Error loading design	IPO 2011-5-14	12115	IPO 2011-5-14 15:38
预览 verilog语言中，一个模块对另一个模块的例化，最多可以嵌套几层？	IPO 2011-5-14	01516	IPO 2011-5-14 15:37
预览有那位兄弟姐妹做过DPCM编码不	IPO 2011-5-14	01663	IPO 2011-5-14 15:36
预览 quartus里面的，top层下面有很多文件，为何软件显示是安装字母先后顺序出现啊，	IPO 2011-5-14	01673	IPO 2011-5-14 15:35
预览多uart核的中断问题	xiaoxiaoerfei 2011-5-14	01431	xiaoxiaoerfei 2011-5-14 10:06
预览 FPGA硬件电路的调试	IPO 2011-2-17	63354	wolfson 2011-5-13 22:25
预览 VHDL里面的port是不是可以声明为任何类型	vvt 2011-5-8	21854	h15994242630 2011-5-13 22:17
预览菜鸟求教	Torres 2011-5-13	01548	Torres 2011-5-13 21:28
预览 ISE约束文件编辑	此号已封 2011-5-13	01581	此号已封 2011-5-13 20:33
预览关于状态机	wolfson 2011-5-11	21619	jansan 2011-5-12 17:09
预览【询问】niosii10.0支持那个现成的uclinux安装包吗？	lixin6886518 2011-5-12	01327	lixin6886518 2011-5-12 16:44
预览 CPLD中哪个引脚可以被用来当作时钟输入端呀？MAX II 系列的	vvt 2011-5-12	02413	vvt 2011-5-12 16:32
预览 quartus分模块设计的时候，我写小模块时，实体名跟工程名不一样所以不能通过。	pklala17 2011-5-12	01555	pklala17 2011-5-12 13:36
预览如何在有谐波的情况下准确求出正弦波的周期？	vvt 2011-5-12	31671	vvt 2011-5-12 13:25
预览 xilinx芯片上的速度级具体指的是什么速度 -1 -2 -3有什么区别	vvt 2011-5-12	32137	vvt 2011-5-12 13:24
预览 PLL的问题	iApollo 2011-5-12	01426	iApollo 2011-5-12 12:23
预览 PLL不工作该怎么调 ...2	vvt 2010-10-15	116239	iApollo 2011-5-12 11:27
预览请问原理图输入如何仿真	IPO 2010-12-19	12431	1367963475 2011-5-12 11:25
预览实数问题求解	ottomia 2011-5-11	01357	ottomia 2011-5-11 21:16
预览如何利用cyclone实现A/D采样控制状态机？	thekey 2011-5-11	02818	thekey 2011-5-11 20:13
预览无法解决啊	谢修森 2011-5-11	01620	谢修森 2011-5-11 20:10
预览快来看看啊，有高手嘛，帮帮忙	谢修森 2011-5-11	01572	谢修森 2011-5-11 20:09
预览 JTAG 调试下载	喧哗离子 2011-5-11	01791	喧哗离子 2011-5-11 11:29
预览能否帮我分析一下：verilog语言中同步复位和异步复位各自优缺点？	wolfson 2011-5-10	31918	至芯兴洪 2011-5-10 22:32
预览谁有并行的FFT的VHDL程序呢、16点的	jerry_mickey 2011-5-10	01642	jerry_mickey 2011-5-10 19:10
预览请问哪位fpga高手有：VHDL编写的FFT源程序	AAT 2010-6-26	22672	jerry_mickey 2011-5-10 19:06
预览谁有用数码管显示当前日期的VHDL程序啊	ccs 2011-5-10	01779	ccs 2011-5-10 17:21
预览史上接口最全的FPGA开发平台-红色飓风E系列	V3_FPGA2011 2011-5-10	01461	V3_FPGA2011 2011-5-10 15:23
预览基于FPGA的彩条信号发生器的程序代码	5566 2011-5-10	01579	5566 2011-5-10 12:43
预览大侠求助，万急！！！！	shouhe 2011-5-9	11336	shouhe 2011-5-10 12:12
预览求OSD文字叠加的VHDL程序	zhb 2011-5-10	12066	zhb 2011-5-10 11:38
预览测试模块怎样编写	荼茶茶 2011-5-9	53231	荼茶茶 2011-5-10 11:01
预览（RMB200）verilog实现中值滤波算法（环境Xilinx ISE Design Suite 12.3）	persever2009 2011-5-10	02044	persever2009 2011-5-10 10:44