集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 8 |主题: 13232|排名: 3 

作者 回复/查看 最后发表
预览 QuartusII仿真警告信息原因解析 IPO 2010-12-20 12591 IPO 2010-12-20 04:20
预览 如果opt1<opt2,怎么给借位标记C赋值? IPO 2010-12-19 21561 兜里有糖糖 2010-12-19 20:06
预览 我的CHIPSCOPE总是出现"Waiting for Core ccs 2010-12-19 23092 ccs 2010-12-19 04:35
预览 module wer(clk,rst,led0,led1); ccs 2010-12-19 52101 ccs 2010-12-19 04:29
预览 公司想用FPGA开发TFT LCD 显示器,因此想买FPGA开发板,请大家给推荐介绍! ccs 2010-12-19 01374 ccs 2010-12-19 04:27
预览 数字电路芯片设计和模拟电路芯片设计 IPO 2010-12-15 12071 蓝天的云朵7 2010-12-19 00:41
预览 跪求高手指点!!! cxysdsg 2010-12-18 01215 cxysdsg 2010-12-18 22:02
预览 新手请教大家一个问题 七缎夕落 2010-11-22 82235 huangyijunok 2010-12-18 21:30
预览 夏老师书上的状态机例子仿真没有输出,请高手指点。 huangyijunok 2010-12-16 33060 huangyijunok 2010-12-18 21:09
预览 阻塞赋值和非阻塞赋值,综合出来硬件上的区别?? ian11122840 2010-9-30 62855 870027359 2010-12-18 01:59
预览 一个5分频电路的困惑【谢谢高手帮忙】 attach_img 打酱油 2010-10-3 73574 870027359 2010-12-18 01:57
预览 VHDL 不知道错在哪了 我是一个初学者  ...2 zhangyasen_8 2010-12-7 119660 870027359 2010-12-18 01:51
预览 在verilog中用assign赋值  ...2 ups 2010-6-27 167513 870027359 2010-12-18 01:40
预览 这段verilog代码怎么错了? vvt 2010-10-23 82973 victormou 2010-12-17 19:35
预览 哪位有VHDL控制TLC2543的程序啊,急用下…不胜感激啊 CPLD 2010-12-17 11364 wangxia6112 2010-12-17 17:10
预览 有谁做过基于FPGA的多种函数信号发生器的实验啊 CPLD 2010-12-17 11646 CPLD 2010-12-17 16:32
预览 哪位了解50MHz的有源晶振的功耗一般是多大? CPLD 2010-12-17 22356 CPLD 2010-12-17 16:31
预览 xzvzx xhb1987 2010-12-17 01647 xhb1987 2010-12-17 13:28
预览 请问怎么修改quartus的实体名,我有段时间没用了,想编译一下, ccs 2010-12-17 01522 ccs 2010-12-17 05:46
预览 SYSTEM ACE用的CF卡,可不可以作为外存储器通过用户编程来使用 ccs 2010-12-17 01522 ccs 2010-12-17 05:46
预览 板卡上CF问题 huan 2010-12-16 01471 huan 2010-12-16 19:54
预览 可配置开关矩阵 a536 2010-12-16 01965 a536 2010-12-16 14:32
预览 大家有用版本控制软件的吗 ccs 2010-12-16 01443 ccs 2010-12-16 06:36
预览 求助,板子的问题。 guojun 2010-12-14 32062 guojun 2010-12-15 20:42
预览 请问FPGA BANK 中的DCI是什么 IPO 2010-12-15 01908 IPO 2010-12-15 11:19
预览 有人知道怎么进行通信握手的吗?求点拨 IPO 2010-12-15 01280 IPO 2010-12-15 11:19
预览 亚稳态的理解是,一个触发器进入亚稳态后,它的输出是0或者是1,是稳定的 IPO 2010-12-15 01542 IPO 2010-12-15 11:17
预览 大家说调试时候太依赖使用quartus 里的signal tap是好还是不好呢 IPO 2010-12-15 01427 IPO 2010-12-15 11:17
预览 【请教】请问quartus II中可以对verilog子文件仿真吗 liangruo001 2010-10-14 43024 guojun 2010-12-14 19:29
预览 新人请教,分频程序简单可以得到,倍频该怎么设计呢? kebei112 2010-12-3 31996 vividbear 2010-12-14 15:26
预览 亚稳态下,寄存器输出的值是什么呀? IPO 2010-12-14 31697 IPO 2010-12-14 14:33
预览 求教,modelsim的wave窗口问题 guojun 2010-12-13 32013 guojun 2010-12-14 12:33
预览 流水线技术是不是就是在输入和输出端定义寄存器啊 IPO 2010-12-14 53548 IPO 2010-12-14 09:12
预览 有用FPGA做过TFT液晶驱动板的人吗? IPO 2010-12-14 32233 IPO 2010-12-14 09:10
预览 VHDL bit_vector 怎么做加1运算 vvt 2010-11-19 53574 yanxin85085 2010-12-13 23:34
预览 求高手帮我做一个缓冲输出. FIFO qq376784106 2010-5-18 52855 yanxin85085 2010-12-13 23:29
预览 VHDL 问题 attach_img recoba7 2010-12-2 93972 zhangxiaoshen 2010-12-13 23:28
预览 画出CMOS的图,画出tow-to-one mux gate IPO 2010-12-8 12274 yanxin85085 2010-12-13 23:09
预览 非常有用的FPGA资料 attach_img jessica 2010-12-13 01402 jessica 2010-12-13 16:44
预览 求关于FPGA和ASIC的QQ群号 guojun 2010-12-13 01172 guojun 2010-12-13 15:42
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-21 19:55 , Processed in 0.065724 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块