集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13318|排名: 8 

作者 回复/查看 最后发表
预览 用ise怎么生成example啊 ccs 2022-7-13 11245 大鹏 2022-7-14 13:13
预览 systemgenerator闪退 有大佬遇到过吗 ccs 2022-7-13 11079 zxopenhl 2022-7-14 13:12
预览 questasim10.6c能和vivado2019.2联合用吗?还是只能和2019.2的版本 ccs 2022-7-13 0963 ccs 2022-7-13 06:53
预览 哪位大神有liberoIDE9.1SP5的开发环境 ccs 2022-7-13 01134 ccs 2022-7-13 06:50
预览 modelsim仿真较长时间的时候,modelsim的仿真波形不更新的情况吗?内部是更新的,... ccs 2022-7-13 0936 ccs 2022-7-13 06:48
预览 modeelsim怎么添加vhdl的库吗?安装完貌似只添加了verilog的库了,仿真verilog的没... ccs 2022-7-13 0869 ccs 2022-7-13 06:47
预览 谁有quartus22.2的license嘛 ccs 2022-7-8 11288 zxopenhl 2022-7-12 15:07
预览 字对齐、半字对齐、字节对齐理解 fpga_feixiang 2020-9-28 21649 大鹏 2022-7-11 19:18
预览 有人遇到过quartus II软件打开signalTap,只要一点波形软件就卡死了,得任务管 ccs 2022-7-8 01091 ccs 2022-7-8 20:17
预览 请问vivado工程中的TNS值是一个负值,而且特别大,该怎么办?谢谢 ccs 2022-7-8 0948 ccs 2022-7-8 20:16
预览 quartus16.1和modeisim16.0可以联合仿真吗 ccs 2022-7-5 21259 LYF 2022-7-8 17:40
预览 VGA时序及其原理 fpga_feixiang 2019-9-26 11926 大鹏 2022-7-8 14:14
预览 Vivado防止信号被综合掉的三种方法 attach_img 晓灰灰 2018-6-1 92792 LYF 2022-7-7 17:55
预览 附加延迟 attach_img fpga_feixiang 2021-2-28 21741 大鹏 2022-7-7 14:52
预览 下载bin文件时提示无法识别flash配置参数是啥问题?应该改哪个参数? ccs 2022-7-7 1945 zxopenhl 2022-7-7 14:50
预览 两个相邻的bank,一个生成带时钟共享的srio核,另一个不带,带共享的核出来的时钟... ccs 2022-7-7 0983 ccs 2022-7-7 08:05
预览 自适应算术编码的FPGA实现 attach_img weibode01 2010-11-22 22594 大鹏 2022-7-4 15:59
预览 论EDA技术的现在与未来 老怪甲 2010-12-11 22026 大鹏 2022-6-26 17:37
预览 FPGA直接数字频率合成器的设计 attach_img weibode01 2010-11-22 12080 大鹏 2022-6-25 19:18
预览 基于FPGA的自适应谱线增强系统设计 attach_img weibode01 2010-11-24 12231 大鹏 2022-6-24 15:41
预览 固定逻辑与可编程逻辑区别 weibode01 2010-11-25 11854 大鹏 2022-6-24 15:40
预览 三角波发生电路 stulab 2010-9-3 63296 zxopenhl 2022-6-24 15:39
预览 FPGA是什么?FPGA现状?怎样学习FPGA? ccs 2010-10-12 32305 大鹏 2022-6-23 16:54
预览 VHDL中 :=与 =>使用区别 fpga_feixiang 2017-11-20 52316 zxopenhl 2022-6-23 16:53
预览 FPGA学习之VHDL实例化 fpga_feixiang 2017-11-22 31721 LYF 2022-6-22 17:56
预览 FPGA基本特点 fpga_feixiang 2018-9-4 11527 大鹏 2022-6-21 15:13
预览 FPGA工作原理 fpga_feixiang 2018-9-4 11525 大鹏 2022-6-21 15:13
预览 Verilog基本语法——模块 fpga_feixiang 2018-8-3 31685 zxopenhl 2022-6-21 15:12
预览 嵌入式人才的发展方向 zhiweiqiang33 2014-6-10 22359 大鹏 2022-6-20 17:10
预览 XDS100仿真器使用说明 attachment Python0291 2018-9-26 21919 大鹏 2022-6-20 17:09
预览 寻fpga期末考试祝考 新人帖 violi 2022-6-19 21904 zxopenhl 2022-6-20 17:08
预览 FPGA开发全攻略——FPGA开发基本流程 fpga_feixiang 2018-8-8 11439 大鹏 2022-6-18 17:22
预览 LCD设计 attachment Python029 2018-9-4 11425 大鹏 2022-6-18 17:20
预览 源码分享:出租车计费器的 FPGA Verilog源代码 晓灰灰 2018-9-7 72430 大鹏 2022-6-16 11:55
预览 uvm 与 system verilog的理解 fpga_feixiang 2018-8-1 21949 大鹏 2022-6-15 17:36
预览 altera FPGA IP core使用教程 attachment Python029 2018-7-27 51994 大鹏 2022-6-15 17:35
预览 FPGA资源的优化和平衡 attachment Python0291 2018-10-5 41875 LYF 2022-6-14 19:34
预览 PS2接口协议及代码分析 fpga_feixiang 2018-10-7 31754 大鹏 2022-6-14 17:39
预览 CYClone 器件简介资料 attachment  ...2 Python0291 2018-11-20 103359 大鹏 2022-6-13 21:12
预览 I2C总线详解 fpga_feixiang 2021-1-23 21520 大鹏 2022-6-10 16:28
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-10-11 11:41 , Processed in 0.054334 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块