fpga芯片资料

采用Stratix IV和Arria II GX FPGA获得更大的带宽
Stratix® IV和Arria® II GX FPGA继续为高性能器件设立了标杆。Altera很高兴能够为这些40-nm器件系列更新多个I/O规范。结合Altera高性能自适应逻辑模块(ALM)体系结构，这些新规范支持更快的收发器和I/O，因此，您能够比以前处理和管理更多的数据。规范包括：

更快的LVDS
更快的外部存储器接口
更快的收发器
如果您设计通信、存储、广播或者其他市场应用，表1所示的增强功能有助于您实现下一设计。以蓝色高亮显示的规范表示是增强产品。

这些更新后的规范适用于未来以及已经发售的所有器件，不需要重新评定。

表1.40-nm增强产品总结


Stratix IV GX
(速率)
Arria II GX
(速率)

特性  
-2
-3
-4
-4
-5
-6

LVDS (Gbps)
1.6
1.25
1.25
1.25
1.05
0.84

仿真 LVDS (Gbps)  
1.25
1.152
.80
0.945
0.84
0.74

DDR2 外部存储器接口 (MHz)
400
333
333
333
333
(1)
267

DDR3 外部存储器接口 (MHz)
533
400
400
(2)
400
(2)
333
(3)
N/A

收发器速率 (Gbps)
8.5
6.5
6.375
3.75
3.75
(4)
3.125


注释：

400-MHz DDR2存储器支持333 MHz。工业级是300 MHz。
533-MHz DDR3存储器支持400 MHz。Stratix IV FPGA工业级是333 MHz。
400-MHz DDR3存储器支持333 MHz。
Quartus® II 9.1 SP1 后的下一个版本将会支持这个特性

ALTERA FPGA开发板原理图下载汇总
http://www.fpgaw.com/thread-1533-1-1.html

Altera的Quartus II 和SOPCBuilder帮助您迅速轻松地将设计构思实现为最终产品。Quartus II 以最快的编译时间和精确的结果帮助您提高效能。利用SOPCBuilder，您可以在简单直观的图形界面下，无缝连接知识产权(IP)模块。此外，Timequest是强大的ASIC功能时序分析器，支持业界标准Synopsys设计约束(SDC)格式。