fpga芯片资料

最初接触speed grade这个概念时，很是为Altera的-6、-7、-8速度等级逆向排序的方法困惑过一段时间。不很严密地说，“序号越低，速度等级越高”这是Altera FPGA的排序方法，“序号越高，速度等级也越高”这是Xilinx FPGA的排序方法。 riple
从那时起，就一直没搞明白speed grade是怎么来的，唯一的概念是：同一款芯片可以有多个速度等级，不同的速度等级代表着不同的性能，不同的性能又导致芯片价格的巨大差异。脑子里总有一个模模糊糊的推测：FPGA厂家为了提高利润，专门给同一款芯片生产了不同的速度等级。 riple
直到一年前和一位学过IC设计的同事hammer讨论这一问题时，才有了新的认识：对FPGA厂家来说，为了得到同一款芯片的不同速度等级而专门设计不同的芯片版图是不划算的；所以芯片的速度等级不应该是专门设计出来的，而应该是在芯片生产出来之后，实际测试标定出来的；速度快的芯片在总产量中的比率低，价格也就相应地高。 riple
这一解答很是合理，纠正了我

的一个错误认识。但是我仍然有两点困惑：1. 是什么因素导致了同一批芯片的性能差异；2. 如果因素已知，为什么不人为控制这些因素，提高高速芯片的产率，达到既增加芯片厂商的利润又降低高速芯片价格的目的呢。 riple
前些天在博客里看到huge朋友的一篇FPGA speed grade，激发了我进一步探索上述问题的动力。通过在网络上搜索，逐步得到了以下一些认识： riple
1. 芯片的速度等级决定于芯片内部的门延时和线延时，这两个因素又决定于晶体管的长度L和容值C，这两个数值的差异最终决定于芯片的生产工艺。怎样的工艺导致了这一差异，我还没找到答案。 riple
2. 在芯片生产过程中，有一个阶段叫做speed binning。就是采用一定的方法、按照一组标准对生产出来的芯片进行筛选和分类，进而划分不同的速度等级。“测试和封装”应该就包含这一过程。 riple
    关于speed binning的技术有很多专利： riple
    Integrated circuit with adaptive speed binning
    Semiconductor device with speed binning test circuit and test method thereof
    Binning for semi-custom ASICs
    Method and apparatus for determining wafer quality profiles
    Method of sorting dice by speed during die bond assembly and packaging to customer order
    Method for prioritizing production lots based on grade estimates and output requirements
3. 速度等级的标定不仅仅取决于芯片本身的品质，还与芯片的市场定位有很大关系，返修概率和成本也是因素之一。 riple
4. 芯片的等级可以在测试后加以具体调整和改善，在存储器芯片的生产中这一技术应用很广泛。 riple
5. 芯片生产的过程是充满各种变数的，生产过程可以得到控制，但是控制不可能精确到一个分子、一个原子，产品质量只能是一个统计目标。同一个wafer上的芯片会有差异，即使是同一芯片的不同部分也是有差异的。速度等级是一个统计数字，反映了一批芯片的某些共同特性，不代表个别芯片的质量。而且由于某些芯片的测试是抽样进行的，也不排除个别芯片的个别性能会低于标定的速度等级。不过，据说FPGA的测试是极严格的，很可能我们拿到手的芯片个个都经过了详尽的测试。这也是FPGA芯片价格高于普通芯片的原因。 riple
6. 同一等级的芯片中的绝大多数，其性能应该高于该速度等级的划分标准。这也是为什么在FPGA设计中，有少许时序分析违规的设计下载到芯片中仍然能够正常运行的原因（时序分析采用的模型参数是芯片的统计参数，是最保守也是最安全的）。不过，由于同一等级的芯片仍然存在性能差异，存在时序违规但是单次测试成功的FPGA设计不能确保在量产时不在个别芯片上出现问题（出了问题就要返修或现场调查，成本一下子就上去了）。所以，还是要把时序收敛了才能放心量产，这就是工程标准对产品质量的保证。 riple
7. 概率和统计学源于工程实践，对工程实践又起到了巨大的指导作用。工程实践中的标准都是前人经验教训的积累，是人类社会的宝贵精神财富。 riple
8. 现实世界是模拟的，不是数字的。在考察现实问题时，我们这些数字工程师和软件工程师应该抛弃“一是一、〇是〇”的观念，用连续的眼光看待这个连续变化的真实世界。 riple
9. 芯片生产过程中的不确定性导致了芯片的性能差异，这一差异影响了芯片的价格，价格和性能的折中又影响了我们这些FPGA设计工程师在器件选型、设计方法上的决策，我们生产的产品的性价比决定了产品的销售，产品的销量又决定了芯片的采购量，采购量又影响了芯片的采购价格...。原子、分子级别上的差异，就这样一级一级地传递和放大。人类社会就是这样环环相扣，互相制约的。嘿，真是神奇！

不错。。。

fpga芯片资料
Altera 28-nm Stratix® V FPGA在高端应用中实现了业界最大带宽和最高系统集成度，非常灵活，降低了成本和总功耗。

Stratix V FPGA 的优点
高功效收发器突破了带宽
集成28-Gbps和12.5-Gbps收发器，与前一代器件相比，收发器功耗降低了50％。
800 MHz的7 x72 DDR3存储器接口
1,840 GMACS信号处理性能
PCI Express Gen3, Gen2, Gen1硬核知识产权(IP)支持
内核和收发器中的嵌入式HardCopy®模块和集成硬核IP，增强了关键数据通路元件，避免了系统瓶颈。
单芯片提高集成度，降低了成本
提高了密度，没有成本和功耗代价。这通过嵌入式HardCopy模块来实现，提供14M ASIC逻辑门或者另外的700K逻辑单元。模块增强了标准功能或者需要大量逻辑的功能，支持PCI Express Gen3/2/1等接口协议以及40G/100G/400G等专用功能。
部分重新配置功能，帮助您减小FPGA体积，节省了电路板面积、成本和功耗。
分段式锁相环(fPLL)提供更灵活的时钟，替代板上压控晶体振荡器(VCXO)。
在收发器中提供集成电信号散射补偿(EDC)功能，与光模块链接时不需要外部PHY。
提高设计灵活性
用户友好而且使用方便的精细粒度部分重新配置功能，您可以随时修改内核功能。
动态重新配置收发器，使您很容易支持多种协议、数据速率和物理介质附加子层(PMA)设置。
使用应用中现有PCI Express链路，通过PCI Express进行配置，降低了电路板设计的复杂度。
降低系统功耗
与前几代器件相比，Stratix V FPGA通过关键技术，总功耗降低了30%：

专利可编程功耗技术，提高了内核性能，同时降低了功耗。
TSMC 28-nm高K金属栅极高性能工艺，针对低功耗进行了优化。
0.85-V内核电压
部分重新配置
嵌入式HardCopy模块和集成内核，以及收发器硬核IP。

对于大批量产品，采用Stratix V FPGA进行原型开发，将设计移植到低风险、低成本HardCopy V ASIC。您能够将功耗降低50％，提高性能。

开发Cyclone® FPGA系列是为了满足您对低功耗、低成本设计的需求，帮助您 更迅速地将产品推向市场。每一代Cyclone FPGA都解决了您面临的技术挑战——提高集成度和性能 ，降低功耗，产品及时面市，同时满足您的低成本要求。第四代Cyclone IV FPGA是业界目前功耗最低，成本最低的FPGA。


Cyclone IV FPGA是市场成上成本最低、功耗最低的FPGA，现在还提供收发器型号产品。Cyclone IV FPGA系列面向对成本敏感的大批量应用，帮助您满足越来越大的带宽需求，同时降低了成本。

Cyclone III FPGA前所未 有地为您同时提供了低成本、高性能和最佳功耗等特性，大 大提高了您的竞争力。Cyclone III FPGA系列采用台积电(TSMC)的低功耗(LP)工艺技术制造，以相 当于ASIC的价格实现了低功耗。

Cyclone II FPGA从根本上 针对低成本进行设计，为大批量、低成本应用提供用户需要的各种功能。Cyclone II FPGA以 相当于ASIC的成本实现了高性能和低功耗。

Cyclone FPGA是最初的低成本FPGA。对于当今需要高级功能以及极低功耗的设计，可以考虑密度更高的Cylone IV和Cyclone III FPGA。这些更新的 Cyclone系列进一步巩固了Altera在大批量、低成本应用解决方案中的领先低位。

Xilinx公司的芯片在热设计方面可以提供哪些工具和资料？
答：For thermal consideration,  you need to know the power consumption of your FPGA and the thermal resistivity of the device package you are using.  The power consumption can be estimated by the XPower tool included in Xilinx ISE software.  The thermal resistivity of the device package can be found in Xilinx databook.  The junction temperature can then be calculated by the following formula（至于散热问题, 需要了解所用FPGA的功耗和正在使用的器件封装的热阻系数. Xilinx ISE软件中所包含的Xpower工具可以估计功耗. 在Xilinx数据手册中可以找到器件封装的热阻系数. 然后利用下面的公式计算接合温度. ）
P = (Tj - Ta) / THETAja    其中, P=功耗；Tj=接合温度；Ta=环境温度；THETAja = 封装的热阻系数
You can then detemine if the junction temperature falls within the acceptable region.  The maximum acceptable junction temperature is different for C and I grade devices.  If it is higher than the max.  acceptable temperature,  you may consider adding a heatsink or cooling fan.  （之后确定接合温度是否在允许范围内. C和I级器件允许的最高接合温度不同. 如果温度高于允许的最高值, 可能需要增加散热片或风扇. ）

Altera公司对芯片热设计有哪些资料和工具？
答：ALTERA提供了许多计算功耗的资料和工具. 数据手册中的AN74就是关与计算ALTERA器件功耗的专门文档.

FPGA芯片简介
编码复用器中所使用的FPGA芯片是美国Altera公司生产的FLEX10K50V。 Flex10K系列是Altera公司在FLEX8000系列基础上发展起来的一种新型器件。它的结构的主要特点除了主要的逻辑阵列块(LAB)之外,首次采用了嵌入阵列块(EAB)。 FLEX10K50V的主要特性指标为:
●逻辑门数目为50,000门;
●最大I/O引脚数为274个;
●提供-1,-2,-3,-4四种速度级别;
●触发器数目为3,184个;
●LE(Logic Element,逻辑单元)数目为2,880个;
●总的RAM为20,480bits。

前所未有的同时实现了低功耗、高性能和低成本
Cyclone® III FPGA系列前所未有的同时实现了低功耗、高性能和低成本，大大提高了您的竞争力。其特性以及Cyclone III FPGA体系结构为您的大批量、低功耗、低成本应用提供了理想的解决方案。为满足您独特的设计需求，这一FPGA系列包括：

Cyclone III：功耗最低、成本最低的高性能FPGA
Cyclone III LS：具有安全特性、功耗最低的FPGA
Cyclone III LS器件具有200K逻辑单元、8 Mbits嵌入式存储器以及396个嵌入式乘法器，是高性能处理、低功耗应用的理想选择，包括：

汽车
消费类
显示
工业
视频和图像处理
无线
轻松达到您的功耗目标
具有200K逻辑单元(LE)、8-Mbits存储器，而静态功耗不到1/4瓦，该系列设立了功耗标准。采用台积电(TSMC)的低功耗(LP)工艺技术进行制造，无论是通信设备、手持式消费类产品，还是软件无线电设备，这些FPGA都能够轻松满足您的功耗预算。

设计安全性
Cyclone III LS FPGA利用低功耗、高性能FPGA平台，在硬件、软件和知识产权(IP)层面上率先实现了一系列安全特性。一系列安全特性保护了您的IP不被篡改、逆向剖析和克隆。而且，这些器件还使您能够通过设计分离特性，在一个芯片中实现冗余功能，从而减小了实际应用的体积、重量和功耗。

全面的设计资源
为确保流畅、成功的设计流程，帮助您更快的将构思变为收益，Altera提供全面的Cyclone III FPGA设计环境，包括：

Quartus® II开发软件
成熟的IP库
Nios® II，世界上最通用的嵌入式处理器
低成本开发套件
专用参考设计
将您的设计从构思变为产品，更迅速推向市场。采用Cyclone III FPGA，一切皆有可能。

Altera Cyclone® IV FPGA拓展了Cyclone FPGA系列的领先优势，为市场提供成本最低、功耗最低并具有收发器的FPGA。Cyclone IV FPGA系列适合对成本敏感的大批量应用，帮助您满足越来越大的带宽需求，同时降低了成本。该系列包括：

具有8个集成3.125-Gbps收发器的Cyclone IV GX FPGA
适用于多种通用逻辑应用的Cyclone IV E FPGA
Cyclone IV FPGA提供150,000个逻辑单元(LE)，总功耗降低了30％。它们非常适合以下领域的低成本、小外形封装应用：

广播
消费类
工业
无线
固网
降低您的系统成本
所有Cyclone IV FPGA只需要两路电源供电，简化了电源分配网络，降低了电路板成本，减小了电路板面积，缩短了设计时间。对于Cyclone IV GX FPGA，进一步降低了成本。在前沿的低功耗Cyclone IV FPGA体系结构中引入集成收发器，简化了电路板设计和集成，从而降低了成本。而且，利用灵活的收发器时钟体系结构，您可以充分利用收发器所有可用资源，实现多种协议。利用Cyclone IV GX FPGA的灵活性和高度集成特性，您可以设计体积更小、成本更低的器件，降低系统总成本。

降低功耗
采用经过优化的60-nm低功耗工艺，Cyclone IV E FPGA拓展了前一代Cyclone III FPGA的低功耗优势。最新一代器件降低了内核电压，与前一代产品相比，总功耗降低了25％。采用Cyclone IV GX收发器FPGA，您可以开发功耗不到1.5瓦的PCI Express至千兆以太网桥接应用。

集成收发器
Cyclone IV GX FPGA采用了Altera成熟的GX收发器技术，具有出众的抖动性能和优异的信号完整性。PCI-SIG兼容收发器型号支持多种串行协议。Cyclone IV GX FPGA为根端口和端点配置的PCI Express x1、x2和x4提供唯一的硬核知识产权(IP)模块。

全面的设计资源
为确保流畅、成功的设计流程，帮助您更快的将构思变为收益，Altera提供全面的Cyclone IV FPGA设计环境

Arria®GX FPGA是Altera带有收发器的中端FPGA系列。其收发器速率高达3.125 Gbps，您可以利用它来连接支持PCI Express、千兆以太网、Serial RapidIO、SDI等协议的现有模块和器件。Arria GX FPGA含有Altera的第四代收发器，确保您的设计具有优异的信号完整性。

同类最佳的信号完整性
Arria GX收发器基于最初为Stratix II GX FPGA系列开发而大获成功的技术之上。所有系列均采用90nm工艺技术生产，使用相同的物理介质附加(PMA)电路。Arria GX还含有Stratix II GX FPGA物理编码子层(PCS)的子集。结合倒装焊封装，这些特性在低成本收发器FPGA中实现了同类最佳的信号完整性。

获得大奖的软件工具和IP，提高了效能
Altera的Quartus II 和SOPCBuilder帮助您迅速轻松地将设计构思实现为最终产品。Quartus II 以最快的编译时间和精确的结果帮助您提高效能。利用SOPCBuilder，您可以在简单直观的图形界面下，无缝连接知识产权(IP)模块。此外，Timequest是强大的ASIC功能时序分析器，支持业界标准Synopsys设计约束(SDC)格式。

世界范围内的高速专家网络
当器件需要连接高速接口时，您可以咨询Altera的系统级专家们，通过MySupport在线接触专家，或者联系当地的现场应用工程师组。每一地区支持中心(RSC)的高速串行接口系统专家在MySupport上回答您提出的问题。Altera在北美设立了RSC应用工程师组。

马上开始Arria GX FPGA设计
Altera及其合作伙伴提供以下资源，帮助您启动Altera Arria GX器件设计：

下载Arria GX资料，包括：
Arria GX 手册——全面的器件信息和指南
Arria GX PowerPlay早期功耗估算器 (PDF)
设计软件工具和IP评估，包括：
Quartus® II 开发工具利用Talkback。支持Stratix II GX。
Nios® II 嵌入式处理器 (评估版)
标准和协议 IP 内核支持Arria GX器件
Arria GX开发套件支持：
PCI Express (x1和x4)
千兆以太网 (含可选PHY模块)
Serial RapidIO 协议 (高达2.5Gbps)
Arria GX信号完整性工具，包括：
SPICE仿真模型以及第三方仿真工具模型和设计套件