集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1741|回复: 3

modelsim 怎么波形是直线

[复制链接]
j123m456 发表于 2011-6-13 15:54:01 | 显示全部楼层 |阅读模式
  1. module diver(clk,div2,div4,div8);
  2.   input clk;
  3.   output div2,div4,div8;
  4.   reg div2,div4,div8;
  5.   reg  [2:0]count;
  6.   always@(posedge clk)
  7.     begin
  8.      count<=count+1;
  9.      div2<=count[0];
  10.      div4<=count[1];
  11.      div8<=count[2];
  12.      end
  13.       
  14. endmodule
复制代码
testbench 文本
  1. `timescale 1 ns/ 1 ps
  2. module diver_vlg_tst();
  3. // constants                                          
  4. // general purpose registers
  5. reg eachvec;
  6. // test vector input registers
  7. reg clk;
  8. // wires                                               
  9. wire div2;
  10. wire div4;
  11. wire div8;

  12. // assign statements (if any)                          
  13. diver i1 (
  14. // port map - connection between master ports and signals/registers   
  15.         .clk(clk),
  16.         .div2(div2),
  17.         .div4(div4),
  18.         .div8(div8)
  19. );
  20. initial                                                
  21.    begin                                                  
  22.    clk=0;
  23.   forever
  24.   #10 clk=~clk;  
  25.   #100;
  26.   $stop;
  27.                   
  28.    end                                                                              
  29. endmodule

复制代码
帮帮忙····

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
ppc68 发表于 2011-6-14 17:03:09 | 显示全部楼层
定义的timescale是1ns,仿真用的是100ps,把`timescale 1 ns/ 1 ps

改成`timescale 1 ps/ 1 ps看看
honglinlang 发表于 2011-6-14 17:19:51 | 显示全部楼层
你的仿真模块有问题
仿真的是diver,应该是仿真diver_vlg_tst
 楼主| j123m456 发表于 2011-6-15 19:43:15 | 显示全部楼层
谢谢····解决啦
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-23 12:39 , Processed in 0.067206 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表