集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1225|回复: 0

求教一个同步的问题?

[复制链接]
ssss 发表于 2011-4-8 10:39:20 | 显示全部楼层 |阅读模式
如下图示:

对RCLK3的频率是192KHz,每隔一段时间(或是每次opt_in的下降沿),对RCLK3进行同步,使得RCLK3的下降沿滞后opt_in的下降沿约1us。所隔的时间段也可以设置为10ms的整数倍。
(注:1us可直接用6.144Mhz 6分频后得到。同步所隔时间也可以设置为10ms*0=0ms,即有opt_in下降沿就同步一次)
请教,这个同步如何做啊?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-22 21:17 , Processed in 0.064695 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表