集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1274|回复: 0

求教 FPGA里面时序约束的问题

[复制链接]
liushuihezhi 发表于 2011-4-9 10:51:13 | 显示全部楼层 |阅读模式
在时序约束中的建立时间,保持时间,脚到脚的延时时间这些参数是自己定义的,还是根据FPGA芯片资料定义的
如果自己定义的哈,那程序下到FPGA中的话是按照自己定义的运行吗?
如果是系统定义的话,我在资料里怎么找不到这方面呢?
菜鸟 求教
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-22 18:47 , Processed in 0.132502 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表