切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 在ISE中用verilog语言，可以不在最顶层的模块里面例化ip ...
返回列表 发新帖
查看: 3572|回复: 3

在ISE中用verilog语言，可以不在最顶层的模块里面例化ip核吗？

[复制链接]
vvt 发表于 2011-4-12 09:49:40 | 显示全部楼层 |阅读模式
在ISE中用verilog语言，可以不在最顶层的模块里面例化ip核吗？
IP核, ISE, Verilog

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
哦十全_至芯学员 发表于 2011-4-17 23:26:46 | 显示全部楼层
可以 没有问题的
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

liu1teng 发表于 2011-4-18 10:36:53 | 显示全部楼层
楼上能具体说一下么，我已经用IP generator 生成好了IP ， 如何在工程里面调用，是直接例化嘛
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

雪剑 发表于 2011-4-18 21:29:07 | 显示全部楼层
可以的，直接用就是了！
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-2-8 01:00 , Processed in 0.131734 second(s), 25 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表