顶层实体未定义？？？

在verilog编译时出现顶层实体未定义是怎么回事？

工程中必须有个顶层文件，你可以在assignments——device——general——设置顶层文件。这个方法要是不行的话，你可以重新建个工程试试。